用EDA软件（如Cadence）画集成电路版图，不需要建立层次和单元，只需用Createrectangle命令一个器件一器件的画，相同的器件用copy命令copy一下就可以了。

判断题在集成电路版图设计中，器件之间的联接是通过引线孔和金属层联接的，如有源区的引出，多晶硅电阻的联接。

判断题建立一个新的layout cell view时不一定需要重建一个新的library，有时只需要在一个已有的library中再开一个新的cellview就可以了。

判断题在运行PDRACULA检查LVS时，软件告诉我要运行的STAGE的数字如果等于大于或不等于运行jxrun.com文件是得STAGE的数字，这说明我的错改少了。

判断题在运行PDRACULA检查DRC时，软件告诉我要运行的STAGE的数字如果大于或不等于运行jxrun.com文件是得STAGE的数字，这说明我的错改少了。

判断题在Virtuoso layout的快捷键命令中，f是fit整个layout画面的意思，那么k是是copy一个图形的意思。