问答题同一物理电路的行为模块仿真验证与结构模块的仿真验证在意义上有什么不同?
问答题为什么综合以后还可以用Verilog进行仿真?
问答题综合生成的是不是真实的电路?若不是,还需要哪些步骤才能真正成为具体的电路?
问答题什么是综合?是否任何符合语法的VerilogHDL程序都可以综合?
问答题为什么说VerilogHDL的语言结构可以支持构成任意复杂的数字逻辑系统?