简答题 为什么说VerilogHDL的语言结构可以支持构成任意复杂的数字逻辑系统？

【参考答案】

通过Verilog语言中的模块实例引用，可以构成任何复杂结构的电路，这种以结构方式所建成的Verilog模型不仅是可以以仿真的，而且也是可以综合的，其本质是表示电路的具体结构，也可以说这种Verilog文件也是一种结构网表。