在VerilogHDL程序中有两个系统任务$readmemb和$readmemh，并用来从文件中读取数据到存储器中，这两个系统任务可以在仿真的任何时刻被执行使用。 复杂数据可以用C语言产生，存在文件中，用$readmem取出存入存储器，在按节拍输出，这在验证算法逻辑电路时特别有用。
问答题不同`timescale定义的多模块仿真测试时需要注意什么？
问答题请仔细阐释`timescale编译预处理的作用？
