在VerilogHDL程序中有两个系统任务$readmemb和$readmemh，并用来从文件中读取数据到存储器中，这两个系统任务可以在仿真的任何时刻被执行使用。 复杂数据可以用C语言产生，存在文件中，用$readmem取出存入存储器，在按节拍输出，这在验证算法逻辑电路时特别有用。
问答题不同`timescale定义的多模块仿真测试时需要注意什么？
问答题请仔细阐释`timescale编译预处理的作用？
问答题Verilog的编译预处理与C语言的编译预处理有什么不同？
问答题请用$random配合求模运算编写： （1）用于测试的跳变沿抖动为周期1 10的时钟波形。 （2）随机出现的脉宽随机的窄脉宽。
问答题为什么在多个模块调试的情况下$monitor需要配合$monitoron和$monitoroff来工作？
