问答题每种类型的VerilogHDL各有什么特点？主要用于什么场合？
问答题VerilogHDL的模型共有哪几种类型（级别）？
问答题为什么熟练地使用条件编译命令可以使源代码有更大的灵活性，可以使用于不同的实现对象，如不同工艺的ASIC或速度规模不同的FBGA或CPLD，从而为软核的商品化创造条件？
问答题为什么说系统任务$readmen可以用来产生用于算法验证的极其复杂的测试用数据流？
问答题不同`timescale定义的多模块仿真测试时需要注意什么？
