现代集成电路制造工艺中，主流掺杂技术为（）

单项选择题在较先进的集成电路制造工艺中，通常采（）来实现掺杂。

A.刻蚀
B.离子注入
C.光刻
D.金属化

单项选择题NMOS源漏的掺杂类型分别为（）

A.P+、P+
B.P+，N+
C.N+，N+
D.N+，P+

单项选择题NMOS是在（）阱形成的（）沟道的MOSFET晶体管。

A.P阱，P沟
B.P阱、N沟
C.N阱、N沟
D.N阱、P沟

单项选择题在集成电路加工制造中，通常所指前道工艺为（）

A.集成电路制造（晶圆加工）
B.集成电路封装
C.集成电路测试
D.集成电路设计

单项选择题在做集成电路的多晶硅电容设计时，要计算每个电容的容值，那么电容的面积大小是怎样计算的？（）

A.第一层多晶硅的面积
B.第二层多晶硅的面积
C.二层多晶硅重叠后的面积

单项选择题做集成电路的多晶硅电阻设计时，要计算每个电阻的阻值，那么电阻的长度是怎样计算的？（）

A.整个多晶硅的长度
B.多晶硅中两个引线孔中心点的距离
C.多晶硅中两个引线孔内侧的距离
D.多晶硅中两个引线孔外侧的距离

单项选择题在设计Standard cell和6TSRAM的基本单元时，我们通常都要用prboundry layer或者marker layer画一个矩形，覆盖上这个单元里的所有器件，这一层的物理作用是什么？（）

A.没什么物理意义，它只是在做单元拼接的时候起一个标记作用。
B.做联接层。
C.可以当nwell层用。

单项选择题在设计Standard cell和6TSRAM的基本单元时，我们都要遵守Half Design Rule，这个Half Design Rule通常指什么？（）

A.half spacing
B.half width
C.half grid

单项选择题Cadence Virtuoso中要建立一个新的layout library，并把它附属于一个已经存在的library时，除了要给一个新的library name，还需要选择下列那些步骤？（）

A.Compile a new techfile。
B.Attached to an existing techfile。
C.Don’t need a techfile。

单项选择题Cadence Virtuoso中要用一个technology file建立一个新的layout library时，除了要给一个新的library name，还需要选择下列那些步骤？（）

A.Compile a new techfile。
B.Attached to an existing techfile。
C.Don’t need a techfile。