存储电容由两个并联的存储电容相叠构成,一个存储电容Cs1为源漏金属M2和金属层M3,中间夹着的SiNx介质层构成;另一个存储电容Cs2由金属层M3和像素电极ITO,中间夹着的第三介质层构成。液晶像素电容Clc由阵列基板的像素电极ITO和彩膜基板上的共用电极构成,中间夹着液晶材料构成。
问答题简述自对准结构的优点。
问答题简述薄膜晶体管沟道上面的金属层M3有两种作用。
问答题简述偏移结构的制作过程。
问答题简述低温多晶硅薄膜晶体管组成的CMOS驱动电路的优点。
问答题简述低温多晶硅技术的挑战。