库 library ieee; 程序包 use ieee std_logic_1164.all; 实体 entity 实体名 is 结构体 architecture 结构体名 of 配置
判断题若某变量被定义为数值型变量，未赋初始值时默认值为‘0’。
判断题CONSTANT T2：std_logic <= ’0’;
判断题在结构体中定义一个全局变量（VARIABLES），可以在所有进程中使用。
判断题VHDL语言与计算机C语言的没有差别。
判断题进程语句中，不管在何时，process语句后面必须列出敏感信号
