判断题CONSTANT T2：std_logic <= ’0’;
判断题在结构体中定义一个全局变量（VARIABLES），可以在所有进程中使用。
判断题VHDL语言与计算机C语言的没有差别。
判断题进程语句中，不管在何时，process语句后面必须列出敏感信号
判断题VHDL语言的预算操作包括了逻辑运算符、关系运算符、乘法运算符等，它们三者的优先级是相同的。
