编写三人表决器设计，根据少数服从多数原则，以下代码设计合理的是（）。（‌注：1-赞成 通过0-反对 否决）……

单项选择题‎如果变量A=4’b1101，则A>>2执行的结果是（）。

A.4‘b0111
B.4’b0011
C.4’b0100
D.4’b0111

单项选择题‏逻辑非运算符用于对操作数取反，是（）运算符。

A.单目运算符
B.双目运算符
C.三目运算符
D.多目运算符

单项选择题除了endmodule语句外，Veriog HDL语言的语句和数据定义的最后必须有（）符号。

A.，
B.\
C.：
D.；

单项选择题（）是Verilog HDL语言规定的逻辑值，用来表示数字逻辑电路的逻辑状态。

A.1、0
B.1、0、x/X、z/Z
C.1、0、？、z/Z、x/X
D.1、0、U、x/X

单项选择题‍一个常数是4位二进制数1101，在Verilog语言中表示为（）。

A.4‘b1101
B.4’14
C.4‘o17
D.4’hE