A.4‘b0111B.4’b0011C.4’b0100D.4’b0111
单项选择题逻辑非运算符用于对操作数取反,是()运算符。
A.单目运算符B.双目运算符C.三目运算符D.多目运算符
单项选择题除了endmodule语句外,Veriog HDL语言的语句和数据定义的最后必须有()符号。
A.,B.\C.:D.;
单项选择题()是Verilog HDL语言规定的逻辑值,用来表示数字逻辑电路的逻辑状态。
A.1、0B.1、0、x/X、z/ZC.1、0、?、z/Z、x/XD.1、0、U、x/X
单项选择题一个常数是4位二进制数1101,在Verilog语言中表示为()。
A.4‘b1101B.4’14C.4‘o17D.4’hE
多项选择题对这句话理解正确的是()。
A.这是一个元件实例引用语句B.被调用的模块名为fulladd,在父模块中的引用名为fa0C.子模块和父模块的端口连接关系采用了名称关联的方式D.sum是父模块的信号名,sum[0]是子模块的端口名,两个信号连接到一起