用来表示状态机的几种状态，可以用来对不同状态进行转换。 可以直接把状态变量中的某位指定为状态机的输出，直接用来控制逻辑开关。 这样做可以提高输出信号的开关速度并节省电路器件。 但这种方法的缺点就是开关的维持时间必须与状态机的时间一致。
问答题举例说明状态分配对状态机电路的复杂度和速度的影响。
问答题简单叙述不同时钟域模块之间数据准确传送的方法。
问答题为什么建议大家采用同步时序来设计数字逻辑电路，异步逻辑有什么不好？
问答题一个带使能端的寄存器组被赋入一个正确的输入值需要哪三个条件？
问答题Verilog语法中使用了哪一种赋值符号刻意表示与硬件寄存器组实现完全一致的赋值方式？
