‏在使用verilog描述一个二选一的数据选择器时，使用一条语句来进行描述assign out1=（sel &b）∣（~sel &a），这条语句对应的是（）。

单项选择题‍verilogHDL的基本结构中通常需要进行模块范围的定义，VerilogHDL的模块范围的定义的开始和结束方式是（）。

A./*...*/
B.{...}
C.begin...end
D.module...endmodule

单项选择题‏TTL或非门组成的逻辑电路如图所示，当输入为以下哪种状态时会出现冒险现象？（）

A.A =1，B =0，D =0
B.A =0，B =1，D =1
C.A =1，B =1，D =0
D.A =0，B =1，C =1

单项选择题‎某次电路实验中，一同学按如下电路图连接电路，完成实验。其中D0，D1端为输入端，S0与S1为输出端。在实验过程中，该同学观测到输出端S0，S1端输出电平分别为逻辑高电平，逻辑低电平。请问此刻电路输入端D0，D1电平可能分别为（）。

A.高电平，高电平
B.低电平，高电平
C.高电平，低电平
D.低电平，低电平

多项选择题‎CD放大器的性能特征有（）。‎

A.可作电压跟随器使用
B.可用于多级电路中做缓冲器，进行阻抗变换
C.良好的参数特性使其非常适合用于单级电压放大
D.良好的参数特性使其非常适合用于单级电流放大

多项选择题‌CS放大器中引入源极电阻RS，其作用有（）。‎

A.稳定静态工作点
B.控制器件输入信号vgs的大小，避免因vi过大产生非线性失真
C.降低电压增益
D.提高输入输出电阻