找考题网-背景图
单项选择题

‍verilogHDL的基本结构中通常需要进行模块范围的定义,VerilogHDL的模块范围的定义的开始和结束方式是()。

A./*...*/
B.{...}
C.begin...end
D.module...endmodule