‏verilogHDL中已经预先定义了的门级原型的符号有（）。

多项选择题‍在verilogHDL的数字表达方式用，和十进制数127表示的数字相同的表达方式有（）。

A.8’b11_11_11_11
B.8’b1111111
C.8’h7f
D.8’d127

多项选择题‎verilog语法中，间隔符号主要包括（）。

A.换页符
B.换行符
C.TAB键
D.空格符

单项选择题‎6位7段数码管动态显示模块如图，要求人眼看到所有数码管同时显示各自对应的数字，控制数码管位选信号的动态扫描时钟信号频率约为多少？（）

A.1Hz
B.100Hz
C.1kHz
D.10Hz

单项选择题‍数字频率计设计中的测频计数模块共有多少个状态？（）

A.1
B.4
C.3
D.5

单项选择题现在定义了一个1位的加法器addbit（ci，a，b，co，sum），模块的结果用表达式表示为{co，sub}=a+b+ci，其中a，b为两个加数，ci为来自低位的进位，sum为和，co为向高位的进位，如果以此1位加法器构建四位加法器，同时定义顶层模块中的端口信号和中间变量的定义：下面通过层次调用的方式进行逻辑实现中的表达式正确的是（）。

A.addbit U0（r1[0]，r2[0]，ci，result[0]，cl）
B.addbit （r1[0]，r2[0]，ci，result[0]，c1）
C.addbit U0（ci，r1[0]，r2[0]，cl，result[0]）
D.addbit （r1，r2，ci，result，c1）