三态门电原理图如右图所示,真值表如左图所示,请完成其VHDL程序构造体部分。
问答题根据下表填写完成一个3-8线译码器的VHDL程序。
问答题编写一个2输入与门的VHDL程序,请写出库、程序包、实体、构造体相关语句,将端口定义为标准逻辑型数据结构
问答题下面是三人表决器的VHDL描述,分析其实现机制,并说明三个不同的结构体分别用 了什么描述方法。
问答题结构体的描述方式有几种方式?各有什么特点?
问答题进程设计要点是什么?