下面是三人表决器的VHDL描述,分析其实现机制,并说明三个不同的结构体分别用 了什么描述方法。
问答题结构体的描述方式有几种方式?各有什么特点?
问答题进程设计要点是什么?
问答题进程的敏感信号表具有什么作用?列出敏感信号时应注意什么?
问答题VHDL语言数据对象有哪几种?
问答题表达式C<=A+B中,A、B、C的数据类型都是STD_LOGIC_VECTOR,是否能直接进行加法运算?说明原因和解决方法。