找考题网-背景图
填空题

FPGA/CPLD设计流程为:原理图/HDL文本输入→()→综合→适配→()→编程下载→硬件测试。

【参考答案】

功能仿真;时序仿真