填空题FPGA CPLD设计流程为：原理图 HDL文本输入→（）→综合→适配→（）→编程下载→硬件测试。
填空题VerilogHDL常用两大数据类型：（）、（）。
填空题VerilogHDL中的端口类型有三类：（）、（）、输入 输出端口。
填空题有限状态机可分为（）状态机和（）状态机两类。
填空题现代电子系统设计领域中的EDA采用（）的设计方法。
