问答题编写一个4位的全加器。(输入两个加数a、b;和sum;进位输入cin;进位输出cout)。
问答题利用Verilog语言设计一位半加法器。输入信号:被加数a;加数b;输出信号:和数sum;进位count。