填空题（）仿真是对设计输入的规范检测，这种仿真通过只能表示编译通过，说明设计满足一定的语法规范，但不能保证设计功能满足期望。
填空题系统仿真分为（）、（）和（）。
填空题按仿真电路描述级别的不同，HDL仿真器分为（）仿真、（）仿真、（）仿真和门级仿真。
填空题EDA软件工具大致可以由五个模块构成，分别是设计输入编辑器、（）、（）、（）和（）。
填空题HDL综合器就是逻辑综合的过程，把可综合的VHDL VerilogHDL转化成硬件电路时，包含了三个过程，分别是（）、（）、（）。
