填空题（）仿真是对综合后的网表进行的仿真，它验证设计模块的基本逻辑功能，但不带有布局布线后产生的时序信息，是理想情况下的验证。
填空题（）仿真是对设计输入的规范检测，这种仿真通过只能表示编译通过，说明设计满足一定的语法规范，但不能保证设计功能满足期望。
填空题系统仿真分为（）、（）和（）。
填空题按仿真电路描述级别的不同，HDL仿真器分为（）仿真、（）仿真、（）仿真和门级仿真。
填空题EDA软件工具大致可以由五个模块构成，分别是设计输入编辑器、（）、（）、（）和（）。
