问答题设计一款数据锁存器(8位输入端Q,8位输出端D)编写完下面程序。
问答题用Verilog-HDL来描述乘法器。
问答题用verilog语言设计数据比较器。
问答题用verilog语言编写一个4选1多路选择器。
问答题用verilog语言编写一个二进制半减器。