问答题如何在Verilog测试模块中,利用文件的读写产生预定格式的信号,并记录有测试价值的信号?
问答题简单叙述Verilog1364-2001版语法规定的电平敏感列表的简化写法。
问答题简单叙述$display、$write和$strobe的不同点。
问答题简单叙述任务和函数的不同点。
问答题沿触发的always块和电平触发的always块各表示什么类型的逻辑电路的行为?为什么?