判断题绘制复合逻辑门电路时，通过逻辑式化简可能用一级电路就可以实现该逻辑。
判断题CMOS电路可以直接得到与门逻辑。
判断题或非门版图中NMOS管并联，PMOS管串联。
判断题用DIVA进行与非门LVS验证时，是用与非门的电路图直接和版图进行比较。
判断题LVS结果保存在si.out文件中，文件分别把版图和电路图的元器件、端口和连线的数目显示出来，并显示匹配情况。
