在并联电路中，总电阻值小于各并联的电阻值，并联的电阻越多，电路中的( )。