A.assign语句有可能综合成触发器B.assign语句之间是并行的C.assign语句用于数据流描述D.assign语句不能对reg型赋值
单项选择题最适合做开关级建模的语言是()。
A.VHDLB.SystemCC.SystemVerilogD.Verilog HDL
单项选择题Xilinx FPGA芯片的核心资源不包括()。
A.CLBB.FlashC.IOBD.Interconnect
单项选择题下列哪种码不属于BCD码?()
A.5421码 B.余三码 C.余三循环码 D.格雷码
单项选择题下列哪个不是组合电路中的always块的使用原则?()
A.只在一个always块对变量进行赋值 B.在敏感列表中使用@,自动包含了所有的输入信号 C.assign语句可以嵌入到always块中 D.确保所有分支的输出被赋值
单项选择题下列哪个FPGA CPLD设计流程是正确的?()
A.原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试 B.原理图/HDL文本输入->适配->综合->功能仿真->编程下载->硬件测试 C.原理图/HDL文本输入->功能仿真->综合->编程下载->适配->硬件测试 D.原理图/HDL文本输入->适配->功能仿真->综合->编程下载->硬件测试