‌CMOS、TTL、ECL的电平说明如图所示。那么，对于CMOS型集成电路来讲，能够容忍的最大噪声是（）。

单项选择题‏TTL型数字集成电路的电平示意如图所示，该电路正常的高电平下限和低电平上限依次为2.5V和0.4V，如果在其输出端测到的电压值是2.3V，则说明该电路（）。‏

A.出现故障
B.的输出既不是高电平，也不是低电平
C.负载过大，输出错误
D.被噪声干扰，但依然能够被辨析出来是高电平输出

单项选择题设某数字集成电路在工作时，信号从输入端传输到输出端的时间是9ns，输出端信号的高电平转变成低电平的时间是10ns，那么该数字电路工作频率上限应小于（）。‎

A.112MHz
B.50MHz
C.56MHz
D.200MHz

单项选择题‌根据下图，可知（）。

A.
B.
C.
D.

单项选择题请根据图示计数器电路，给出真值表中a、b、c、d的取值，即（）。

A.a=0，b=0，c=1，d=1
B.a=0，b=1，c=1，d=1
C.a=1，b=0，c=1，d=1
D.a=0，b=0，c=0，d=1

单项选择题图示计数器电路各触发器的驱动方程为及（）。

A.
B.
C.
D.

单项选择题图示数据寄存器在0000状态下接入数据D=1011和移位脉冲，那么，输入数据从Q0全部送出及Q3Q2Q1Q0=1011所需要的移位脉冲个数分别是（）。

A.4和8
B.5和9
C.9和5
D.8和4

多项选择题‌对基于逐次逼近思想构建的8位的ADC和10位的ADC，如下说法中正确的是（）。‏

A.面对同一待转换的数据，两者的转换结果不同
B.前者的实际转换误差一定大于后者实际转换误差
C.面对同一待转换的数据，两者的转换结果相同
D.前者的最大转换误差一定大于后者的最大转换误差

单项选择题‍逻辑门电路如图所示，如果E=1，则（）。

A.F₁为高阻态，F₂=0
B.，
C.，为高阻态
D.F₁=1，F₂=A

单项选择题一个8路的数据分配器，其控制信号的位数应为（）。

A.8
B.2
C.1
D.3

单项选择题‎图示组合逻辑电路是两个一位数字信号的（）。

A.减法器
B.大小比较器
C.代码转换器
D.加法器