找考题网-背景图

单项选择题

A．指令集过分庞杂B．每条复杂指令需要占用过多的CPU周期C．CPU中的寄存器过多，利用率低D．强调数据控制，……

以下关于复杂指令集计算机弊端的叙述中，错误的是 (25) 。

A．指令集过分庞杂
B．每条复杂指令需要占用过多的CPU周期
C．CPU中的寄存器过多，利用率低
D．强调数据控制，导致设计复杂，研制周期长

<上一题目录下一题>

热门试题

单项选择题在cache-主存层次结构中，主存单元到cache单元的地址转换由 (27) 完成。

A．硬件
B．寻址方式
C．软件和少量的辅助硬件
D．微程序

单项选择题在cache一主存两级存储体系中，关于cache的叙述，错误的是 (17) 。

A．cache设计的主要目标是在成本允许的情况下达到较高的命中率，使存储系统具有最短的平均访问时间
B．cache设计的一个重要原则是在争取获得较快的存取速度和花费较低的存储成本之间达到合理的折中
C．除了cache容量和块的大小，地址相联方式和替换策略也会影响cache的命中率
D．在速度要求较高的场合采用直接映像，在速度要求较低的场合采用组相联或全相联

单项选择题在流水线控制的计算机中，对于数据相关的处理，通常采用的方法是 (3) 。

A．暂停指令的执行，等待前面的指令输出运算结果
B．设置相关专用通路，从相关专用通路直接读出操作数
C．让已经进入流水线的指令继续执行
D．出现数据相关时采用猜测法来加快执行

单项选择题cache存储器一般采用 (1) 存储器件构成。

A．DRAM
B．SRAM
C．ROM
D．NVRAM

单项选择题在流水线控制方式下， (15) 是全局性相关。

A．转移指令相关
B．写一读相关
C．读一写相关
D．写一写相关

单项选择题以下关于在I O设备与主机间交换数据的叙述中，错误的是 (26) 。

A．中断方式下，CPU需要执行程序来实现数据传送
B．中断方式和DMA方式下，CPU与I/O设备都可同步工作
C．中断方式和DMA方式相比，快速I/O设备更适合采用中断方式传递数据
D．若同时接到DMA请求和中断请求，CPU优先响应DMA请求

单项选择题关于cache存储器，下面的叙述中正确的是 (8) 。

A．cache存储器是内存中的一个特定区域
B．cache存储器的存取速度介于内存和磁盘之间
C．cache存储器中存放的内容是内存的备份
D．cache存储器存放正在处理的部分指令和数据

单项选择题一般来讲，在并行处理系统中，将程序的模块划分得越小， (16) 。

A．程序模块间的数据相关性越大，线程创建和通信的开销越大
B．程序模块间的数据相关性越小，线程创建和通信的开销越大
C．程序模块间的数据相关性越小，线程创建和通信的开销越小
D．程序模块间的数据相关性越大，线程创建和通信的开销越小

单项选择题在计算机系统中，对构成内存的半导体存储器进行自检的方法有许多种，其中对 (20) 一般采用对其内容求累加和进行自检的方法。

A．ROM
B．DRAM
C．SDRAM
D．DDR SDRAM

单项选择题(21) 不是复杂指令系统计算机(Complex Instruction Set Computer，CISC)的特征。

A．丰富的寻址方式
B．多种指令格式
C．指令长度可变
D．设置大量通用寄存器