判断题下降沿触发的3位异步二进制加法计数器，初始状态为Q2Q1Q0=000，则当第五个CP脉冲下降沿过后，Q2Q1Q0的状态为100。
判断题触发器最高时钟频率fmas是指触发器接成T，触发器形式，并按规定负载时允许的最高时钟频率。
判断题触发器的电源电流Ie，对MOS门电路而言是指输入端接高电平，输出端全部悬空时测得的数据。
判断题下降沿触发的主从RS触发器，当R=1，S=0，CP=1时，Q=0，=1。
判断题在逻辑运算中A·B=B·A，A+B=B+A。
