判断题同步时序电路具有统一的时钟CP控制。
判断题时序电路不含有记忆功能的器件。
判断题同步时序电路由组合电路和存储器两部分组成。
判断题对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
判断题由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。
