简答题 设计一个七十五进制计数器，画出逻辑图。

问答题用JK触发器组成4位异步二进制减法计数器，画出其逻辑图。

填空题一个异步二进制计数器的最高工作频率为10MHz，如果每个触发器的平均传输延迟时间为10ns，计数过程中每读取一次计数值所需时间为50ns，这个计数器最多只能有（）位。

问答题试设计一个时序脉冲发生器，画出其逻辑图。时序脉冲波形如图所示。

问答题试用与或非门将四个边沿D触发器连接成双向串行输入的移位寄存器，画出其逻辑图。

问答题分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换图的转换图，并且说明电路能够自启动。