填空题一个信号处于高阻（三态）时的值在VHDL中描述为（）。
填空题请分别列举一个常用的库和程序包（）、use ieee.std_logic_1164.all。
填空题结构体有三种描述方式，分别是（）、行为、和结构化。
填空题（）语句各条件间具有不同的优先级。
填空题判断CLK信号上升沿到达的语句是（）.
