A.实体名B.程序包名C.结构体名D.设计者任意命名E.进程名VHDL源程序的文件名应与（）相同，否则无法通过……

单项选择题全程编译成功后要观察生成的硬件电路构成可以使用的工具是（）。

A.Pin Planner
B.RTLViewer
C.Frogrammer
D.Node Fider

多项选择题在实验箱操作时，以下描述哪些是正确的？（）

A.锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件
B.实验箱操作时尽量不要带电拔插，以免造成器件损坏
C.主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚
D.实验箱主芯片的240个管脚都可以供用户使用
E.在编程下载操作前必须先锁定引脚

多项选择题DDS信号发生器输出频率与哪些因素有关？（）

A.PS端的工作时钟频率
B.相位累加器位宽
C.DDS模块的工作时钟频率
D.频率控制字

多项选择题‏进行PS端UART外设端口配置时，端口引脚的选择由什么因素决定？（）

A.SoC器件的型号
B.SoC器件的工作时钟频率
C.UART模块的通信速率
D.实际的硬件电路设计

多项选择题‏调用ROM IP核时，ROM存储器的大小由什么参数决定？（）

A.ROM的时钟频率
B.ROM的存储深度
C.ROM端口的位宽
D.ROM的端口数量