填空题VHDL程序的基本结构至少应包括（）、结构体两部分和对库的引用声明。
填空题设D0为’1’，D1为’0’，D2为’1’，D3为’0’，D3&D2&D1&D0的运算结果是“0101”，D1&D2&D3&D4的运算结果是“（）”。
填空题<=是小于等于关系运算符，又是（）操作符。
填空题表示‘0’‘1’；两值逻辑的数据类型是bit（位），表示‘0’‘1’‘Z’等九值逻辑的数据类型是std_logic（标准逻辑），表示空操作的数据类型是（）。
填空题信号的代入通常用（），变量用（）。
