问答题试用卡诺图法判断逻辑函数式Y(A,B,C,D)=Σm(0,1,4,5,12,13,14,15)是否存在逻辑险象,若有,则采用增加冗余项的方法消除,并用与非门构成相应的电路。
问答题设计组合逻辑电路,将4位无符号二进制数转换成格雷码。
问答题试设计一个全减器组合逻辑电路。全减器是可以计算三个数X、Y、BI的差,即D=X-Y-CI。当X<Y+BI时,借位输出BO置位。
问答题已知逻辑电路如图所示,试分析其逻辑功能。
问答题分析图所示组合逻辑电路的功能,要求写出与-或逻辑表达式,列出其真值表,并说明电路的逻辑功能。