多项选择题

A.用户在设计时调用这些宏功能模块，可以加快设计速度，提高资源利用率的目的B.这些宏功能模块的可移植性好，换到……

以下关于Quartus II软件提供的宏功能模块，说法正确的是（）。

A.用户在设计时调用这些宏功能模块，可以加快设计速度，提高资源利用率的目的
B.这些宏功能模块的可移植性好，换到别家公司的芯片上也可以应用
C.这些宏功能模块用户是无法看到内部设计，只能通过参数传递语句defparam将用户设定的参数传递到该模块内部
D.在许多设计中，必须利用宏功能模块才可以使用一些FPGA器件中的特定硬件功能模块，例如：嵌入式锁相环PLL等

<上一题目录下一题>

热门试题

单项选择题‌在数字钟设计中，要对50MHz晶振源进行分频，得到1000Hz的方波信号，分频系数、计数范围、计数变量的位宽应为（）。

A.50000；0~24999；16
B.50000；0~24999；15
C.50000；0~25000；14
D.50000；0~25000；13

单项选择题设计一个能将四位二进制数转换成两个BCD码的电路，模块名为_4bits2bcd，输入端口为Bin，输出端口为BCD1，BCD0，下面选项代码编写正确的是（）。

A.
B.
C.
D.

多项选择题关于七段数码管的叙述正确的是（）。

A.七段数码管由a、b、c、d、e、f、g段和小数点dp共八个发光二极管组合而成
B.共阳极数码管指8个led的正极都连接到公共端，该公共端应连接正电源VCC
C.共阴极数码管指8个led的正极都连接到公共端，该公共端应连接GND
D.要想点亮共阴极数码管的某段，需要给该段施加高电平

多项选择题‏以下基于过程块的组合逻辑建模的规范，正确的有（）。

A.过程块的输出变量应为reg型
B.对于一个输出可以使用一个或一个以上的always块对其建模
C.所有和输出有关的输入要写在always的敏感事件列表中
D.用且仅用一组完整条件分支给输出赋值

单项选择题编写三人表决器设计，根据少数服从多数原则，以下代码设计合理的是（）。（‌注：1-赞成通过0-反对否决）

A.
B.
C.assign u=((d0+d1+d2)>2)?1’b0:1’b1;
D.assign u=((d0+d1+d2)>2)?1’b1:1’b0;