A.其状态图应由10个状态构成循环B.不能由JK触发器构成C.不存在无效状态D.一定是同步的‍关于十进制加计数……

单项选择题‌3个触发器构成的时序电路，各触发器的时钟各不相同，则该电路一定（）。

A.是异步电路
B.能自启动
C.不能自启动
D.是同步电路

单项选择题​某时序电路由4个D触发器构成，其状态图中最多有（）个状态构成循环。

A.8
B.无穷多
C.4
D.16

多项选择题​设计初始值为3的5进制加计数器，可以使用（）。

A.74160
B.74161
C.74290
D.74192

单项选择题‌采用反馈清零法设计m进制计数器时，芯片的ABCD四个引脚（）。

A.必须全部接高电平
B.必须同时接低电平
C.可以接任意值或悬空
D.必须接m的二进制值

单项选择题设计一个初始值为5的8进制加计数器，若选用同步置数的十进制芯片，则采样值应该取（）。

A.8
B.2
C.10
D.5