A.边沿触发器的次态仅取决于时钟有效边沿到达时输入的逻辑状态。B.脉冲触发器的次态只考虑CLK下降沿到达时输入的逻辑状态，从而决定次态的变化。C.触发器与锁存器的不同在于触发器增加了一个触发时钟信号。D.电平触发的触发器只有当CLK变为有效电平是，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应状态。
单项选择题锁存器或触发器的0态是指（）。
A.Q=1，Qʹ=0B.Q=0，Qʹ=0C.Q=0，Qʹ=1D.Q=1，Qʹ=1
单项选择题边沿结构的基础JK触发器是在CLK时钟的（）触发的。
A.上升沿B.下降沿C.低电平D.高电平
单项选择题以下哪种器件适合用TTL门电路构成（）
A.高速缓存B.硬盘C.优盘D.内存
单项选择题功耗比较大，是以下哪种门电路的主要缺点（）。
A.NMOSB.CMOSC.TTLD.PMOS
单项选择题其逻辑功能相当于双向模拟开关的逻辑门是（）。
A.传输门B.或非门C.三态门D.OC门
