问答题

简答题简述位同步的反校。

【参考答案】

当收发两端发送时钟和接收时钟的相位差小于π时，数字锁相电路在工作过程中，通过相位调整，会使两者的相位差继续增加，直到约等于2π时，造成两端时序错一位，称为反校。

<上一题目录下一题>

热门试题

问答题简述交流采样的原理。

问答题简述变电站自动化系统的控制单元的功能。

问答题简述信道编码的方法。

问答题简述OSI模型中网络分层结构。

问答题简述常用远动信道的种类。

简答题 简述位同步的反校。