计算题

有一时序逻辑的原始状态图如题图所示，试画出原始状态表，用隐含表进行化简，列出简化状态表并用JK触发器设计。

问答题有一时序逻辑的原始状态图如题图所示，请将这一原始状态图转换成原始状态表，用隐含表进行化简，并列出简化状态表。

问答题所用隐含表将题表的原始状态表化简，并列出简化状态表。

问答题所用隐含表将题表的原始状态表化简，并列出简化状态表。

问答题试用两片集成中规模异步十进制计数器CT7490和必要的门电路设计一个模24进制计数器。

问答题试用两片CT74161设计一个分频电路，电路采用M＝9×12的形式，芯片Ⅱ的输出端和时钟CP的分频比为1 108。请分别列出各片的状态转移真值表并画出逻辑电路图。