CMOS、TTL、ECL的电平说明如图所示。那么,对于CMOS型集成电路来讲,能够容忍的最大噪声是()。
A.2.5VB.1.0VC.1.5VD.3.5V
单项选择题TTL型数字集成电路的电平示意如图所示,该电路正常的高电平下限和低电平上限依次为2.5V和0.4V,如果在其输出端测到的电压值是2.3V,则说明该电路()。
A.出现故障B.的输出既不是高电平,也不是低电平C.负载过大,输出错误D.被噪声干扰,但依然能够被辨析出来是高电平输出
单项选择题设某数字集成电路在工作时,信号从输入端传输到输出端的时间是9ns,输出端信号的高电平转变成低电平的时间是10ns,那么该数字电路工作频率上限应小于()。
A.112MHzB.50MHzC.56MHzD.200MHz
单项选择题根据下图,可知()。
A.B.C.D.
单项选择题请根据图示计数器电路,给出真值表中a、b、c、d的取值,即()。
A.a=0,b=0,c=1,d=1B.a=0,b=1,c=1,d=1C.a=1,b=0,c=1,d=1D.a=0,b=0,c=0,d=1
单项选择题图示计数器电路各触发器的驱动方程为及()。