问答题下面是通过case语句实现四选一电路部分程序，将横线上的语句补上，使程序形成完整功能。
问答题设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。端口设定如下：输入端口：CLK：时钟，RST：复位端，EN：时钟使能端，LOAD：置位控制端，DIN：置位数据端；输出端口：COUT：进位输出端，DOUT：计数输出端。
问答题程序注解，并说明整个程序完成的功能。
问答题简述FPGA与CPLD两种器件应用特点。
问答题简述Verilog HDL编程语言中函数与任务运用有什么特点？
