软核是以可综合的寄存器传输级（RTL）描述或通用库元件的网表形式提供的可重用的IP模块。 特点：软核的使用者要负责实际的实现和布图，它的优势是对工艺技术的适应性很强，方便地移植。由于软核设计以高层次表示，因而软IP易于重定目标和重配置，然而预测软IP的时序、面积与功率诸方面的性能较困难。
问答题什么叫做IP核？IP在设计中的作用是什么？
问答题简述过程赋值和连续赋值的区别。
问答题简述阻塞赋值与非阻塞赋值的不同。
问答题主要的HDL语言是哪两种？VerilogHDL语言的特点是什么？
问答题综合完成的主要工作是什么？实现（Implement）完成的主要工作是什么？
