简答题 利用verilogHDL语言描述1位半加器。