A.0.0……0； B.1.0……0； C.0.1……1； D.1.1……1
判断题图所示是一个具有两条反馈回路的电平异步时序逻辑电路。
判断题并行加法器采用先行进位（并行进位）的目的是简化电路结构。
判断题化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
判断题逻辑函数。
判断题原码和补码均可实现将减法运算转化为加法运算。
