A.QD相对于时钟输入CLK是10分频B.QD输出信号的占空比是50%或1 2C.QD输出信号的占空比是25%……

多项选择题自选器件设计一个串入串出电路，要求该电路的输出信号F比输入信号X延迟3个CLK时钟周期。正确的电路有（）。

A.
B.
C.
D.

多项选择题由74160构成的分频电路如图所示，CLK输入信号频率为10KHz，X为控制信号。分析该电路在X=0和X=1时的计数模值M和输出频率f分别为（）。

A.X=1，M=20，f=500Hz
B.X=0，M=100，f=100Hz
C.X=1，M=50，f=200Hz
D.X=0，M=10，f=1000Hz

多项选择题‍一个时序电路的状态图如图所示，分析该状态图（设初态为S0）。该电路为（）。

A.100序列检测器状态图
B.输入序列X和输出Z的径迹关系：
C.001序列检测器状态图
D.输入序列X和输出Z的径迹关系：

多项选择题环形计数器电路如图所示，该电路（）。

A.具有自启动能力
B.具有使用价值
C.不具有使用价值
D.不具有自启动能力

单项选择题原始状态转移表如下表所示，其中的等价状态对是（）。

A.A≈E 、B≈E
B.A≈C 、C≈E
C.A≈B 、C≈D
D.A≈B 、C≈E