简答题

在一台单流水线多操作部件的处理机上执行下面的程序，每条指令的取指令、指令译码需要一个时钟周期，MOVE、ADD和MUL操作分别需要2个、3个和4个时钟周期，每个操作都在第一个时钟周期从通用寄存器中读操作数，在最后一个时钟周期把运算结果写到通用寄存器中。

在程序实际执行过程中，哪几种数据相关会引起流水线停顿？

问答题就程序本身而言，可能有哪几种数据相关？

问答题假定将处理机的时钟频率提高到30MHz，但存储器的工作速率不变，这样，每次存储器存取需要2个时钟周期。如果30％指令每条只需要一次存储器存取操作，另外5％指令每条需要二次存储器存取操作，假定测试程序的指令数不变，并与原工作站兼容，试求改进后的处理机的CPI。

问答题此计算机的有效CPI是多少？

问答题用一台80MHz处理机执行标准测试程序，它包含的指令数和相应的平均时钟周期数如表1-10所示，求该处理机的有效CPI、MIPS和程序执行时间。

问答题有一台计算机，不同类型指令在理想Cache（无访问失败）与实际Cache（有访问失败）两种情况下的性能如下表。求理想Cache相对于实际Cache的加速比？