A.8B.无穷多C.4D.16​某时序电路由4个D触发器构成，其状态图中最多有（）个状态构成循环。……

多项选择题​设计初始值为3的5进制加计数器，可以使用（）。

A.74160
B.74161
C.74290
D.74192

单项选择题‌采用反馈清零法设计m进制计数器时，芯片的ABCD四个引脚（）。

A.必须全部接高电平
B.必须同时接低电平
C.可以接任意值或悬空
D.必须接m的二进制值

单项选择题设计一个初始值为5的8进制加计数器，若选用同步置数的十进制芯片，则采样值应该取（）。

A.8
B.2
C.10
D.5

单项选择题设计一个初始值为3的5进制加计数器，若选用异步置数的芯片，则采样值应该取（）。

A.3
B.5
C.8
D.7

单项选择题‏某计数器的输入端接低电平，表明该计数器可能作（）使用。

A.清零
B.加计数器
C.置数
D.减计数器