CMOS门电路的闲置输入端不能悬空，对于与门应当接到高电平，对于或门应当接到低电平。

判断题在数字逻辑电路中，信号只有“高”、“低”电平两种取值。

判断题数字集成电路由TTL和CMOS两大系列，它们对电源电压的要求是一样的。

单项选择题主从JK触发器的初态为0，JK=01时，经过2021个触发脉冲后，其状态变化及输出状态为（）

A.一直为0
B.由0变为1，然后一直为1
C.在0、1间翻转，最后为1
D.在0、1间翻转，最后为0

单项选择题主从JK触发器的初态为0，JK=11时，经过2020个触发脉冲后，其状态变化及输出状态为（）

A.一直为0
B.由0变为1，然后一直为1
C.在0、1间翻转，最后为1
D.在0、1间翻转，最后为0

单项选择题图示中74LS112的内部有JK触发器的数量正确的是（）

A.1个
B.2个
C.3个
D.4个